ListarFacultad Regional San Francisco por tema "lenguaje VHDL"

Mostrando ítems 1-1 de 1

  • El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental 

    Argañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano (neu nueva editorial universitaria, 2016-10-28)
    Presentación de los resultados de funcionamiento del procesador elemental uUTN8B16COP-SF descripto en VHDL. El procesador fue diseñado y simulado en el software ISIS PROTEUS 8.1 por alumnos de la asignatura Técnicas Digitales ...