• utn_ria.menu_principal.buscar_material
      • utn_ria.menu_principal.buscar_colecciones
      • utn_ria.menu_principal.buscar_autores
      • utn_ria.menu_principal.buscar_temas
    • utn_ria.menu_principal.subir_material
    • utn_ria.menu_principal.informacion
      • utn_ria.menu_principal.informacion.agregacion
      • utn_ria.menu_principal.informacion.infoTesistas
      • utn_ria.menu_principal.informacion.faq
    • Login
    Search 
    •   DSpace Home
    • Facultad Regional San Francisco
    • Search
    •   DSpace Home
    • Facultad Regional San Francisco
    • Search
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Subir material

    Suba sus trabajos al RIA, para mejorar notoriamente su visibilidad e impacto

    Browse

    All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CommunityBy Issue DateAuthorsTitlesSubjects

    My Account

    LoginRegister

    Discover

    Author
    Argañaras, Gabriel (2)
    Brezzo, Luciano (2)Busano, Facundo (2)Ceré, Esteban (2)Depetris, Lorenzo (2)Miretti, Marco (2)Subjectsimulación (2)capacidad (1)evolución del CPU (1)lenguaje VHDL (1)microcontroladores (1)modos de direccionamiento (1)programas de test (1)... View MoreDate Issued2016 (2)

    Search

    xmlui.mirage2.discovery.showAdvancedFiltersxmlui.mirage2.discovery.hideAdvancedFilters

    Filters

    Use filters to refine the search results.

    Now showing items 1-2 of 2

    • Sort Options:
    • Relevance
    • Title Asc
    • Title Desc
    • Issue Date Asc
    • Issue Date Desc
    • Results Per Page:
    • 5
    • 10
    • 20
    • 40
    • 60
    • 80
    • 100
    untranslated

    El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental 

    Argañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano (neu nueva editorial universitaria, 2016-10-28)
    Presentación de los resultados de funcionamiento del procesador elemental uUTN8B16COP-SF descripto en VHDL. El procesador fue diseñado y simulado en el software ISIS PROTEUS 8.1 por alumnos de la asignatura Técnicas Digitales ...
    untranslated

    Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones 

    Argañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano (neu nueva editorial universitaria, 2016-10-28)
    El proyecto consistió en el diseño de la arquitectura interna de un procesador didáctico que cumpliese con los requisitos de un procesador real, sin periféricos, y la evaluación de su conjunto de instrucciones a través de ...

    Repositorio Institucional Abierto UTN basado en

    DSpace software copyright © 2002-2015  Duraspace
    Contact Us | Send Feedback
    @mire NV@mire NV@mire NV
     

     


    Repositorio Institucional Abierto UTN basado en

    DSpace software copyright © 2002-2015  Duraspace
    Contact Us | Send Feedback
    @mire NV@mire NV@mire NV