2019-06-282019-06-282016-10-28Argañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano. Procesador uUTN8B16COP-SF: capacidades y limitaciones del conjunto de instrucciones. VII Congreso Argentino de Microelectrónica Aplicada (uEA 2016). 28 de octubre del 2016.http://hdl.handle.net/20.500.12272/3753El proyecto consistió en el diseño de la arquitectura interna de un procesador didáctico que cumpliese con los requisitos de un procesador real, sin periféricos, y la evaluación de su conjunto de instrucciones a través de programas de aplicación de uso común. El mismo fue diseñado por alumnos de la asignatura Técnicas Digitales I año 2015, de la carrera de Ingeniería Electrónica de la Universidad Tecnológica Nacional Facultado Regional San Francisco. Fue denominado uUTN8B16COP-SF. Consta de un repertorio de 16 instrucciones y es una evolución de su antecesor, el uUTN8B4COP, que poseía 4 instrucciones. El grupo de instrucciones se seleccionó de una lista de comandos que permitieran la mayor variedad de acciones. Su desempeño se simuló en el entorno de desarrollo ISIS PROTEUS versión 8.1 a través de la ejecución de diversos programas.application/pdfspainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/microcontroladoressimulaciónmodos de direccionamientocapacidadinfo:eu-repo/semantics/conferenceObjectAtribución-NoComercial-CompartirIgual 4.0 Internacional978-987-733-068-7