2019-06-282019-06-282016-10-28Argañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano. El UTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental. VII Congreso Argentino de Microelectrónica Aplicada (uEA 2016). 28 de octubre del 2016.http://hdl.handle.net/20.500.12272/3751Presentación de los resultados de funcionamiento del procesador elemental uUTN8B16COP-SF descripto en VHDL. El procesador fue diseñado y simulado en el software ISIS PROTEUS 8.1 por alumnos de la asignatura Técnicas Digitales I, en el marco del trabajo final del año lectivo 2015 [1]. La arquitectura de referencia se sintetizó luego en lenguaje VHDL y se simuló en el entorno de desarrollo ISE 9.2 de XILINX. Este informe detalla el módulo principal VHDL del procesador. Se presentan además los programas de test que se utilizaron para probar los diferentes códigos de operación.application/pdfspainfo:eu-repo/semantics/openAccesshttp://creativecommons.org/licenses/by-nc-sa/4.0/evolución del CPUlenguaje VHDLsimulaciónprogramas de testinfo:eu-repo/semantics/conferenceObjectAtribución-NoComercial-CompartirIgual 4.0 Internacional978-987-733-068-7