Desarrollo de prototipo para ampliación de la memoria RAM de computadoras navales, de 16k palabras de 24 bits a 64k palabras

Abstract

El proyecto consiste en el desarrollo de la tercera versión de un prototipo que permita el reemplazo de las memorias RAM existentes en las computadoras de los buques del Comando de la Flota de Mar perteneciente a las F.F.A.A., teniendo como ámbito físico de desarrollo el Servicio de Análisis Operativo, Armas y Guerra Electrónica (SIAG). Se analizará toda la investigación y diseño generado para la construcción del segundo modelo, realizando la validación de las diferentes etapas de desarrollo, detección de errores e introducción de modificaciones que resulten vitales para el correcto funcionamiento del bloque, dando lugar a una versión optimizada de la unidad. A modo ilustrativo, en cuanto a especificaciones técnicas, el módulo a reemplazar es una memoria dinámica (DRAM) basada en circuitos del tipo CMOS, caracterizada principalmente por: ● Capacidad de almacenamiento de aproximadamente 16.000 palabras de 24 bits (16k24). ● Diferentes modos de operación: escritura en palabras enteras de 24 bits, en media palabra de 12 bits o como caracteres de 8 bits, mientras que la lectura solo puede realizarse en palabras de 24 bits. ● Ciclos de ejecución de alrededor de 750 ns. ● Control de paridad de cuatro bits por palabra (16k4). ● Capacidad “tri-state”, dado que se pueden conectar hasta cuatro unidades en un bus de datos común (G-PPAL-BUS), dando lugar a un espacio de almacenamiento total de 64k24 bits. Al igual que la versión anterior, el circuito de reemplazo estará compuesto, básicamente, por una matriz de compuertas programables (FPGA) como núcleo principal, un circuito integrado de memoria (SRAM) para el almacenamiento de datos, diversos buffers y transceptores de adaptación de tensiones y sus respectivas fuentes de alimentación. La nueva característica que se agregará es la posibilidad de agrupar los 64k24bits del G-PPAL-BUS en una sola unidad. Por lo tanto, será posible seleccionar, mediante el hardware, si la unidad funciona como memoria de 16k24 bits o 64k24bits. Esto se debe a que en algunos sectores específicos de las computadoras navales se requiere, de manera obligatoria, un módulo de 16k24bits. Se partirá desde un prototipo de hardware existente, el cual tiene la capacidad de memoria para almacenar los nuevos datos. Por lo tanto, se diseñará en primera instancia la descripción de hardware para este prototipo y se obtendrá el código final con la nueva función. Luego de obtener el código depurado, se realizará la versión final de la placa de circuito impreso definitiva. Esto se debe a que algunos componentes de la placa prototipo se encuentran obsoletos y no son recomendados para nuevos diseños. Luego del desarrollo del prototipo funcional del módulo de memoria RAM, este trabajo presenta su rediseño con la corrección de errores detectados en la versión anterior. Esta nueva versión, lista para la producción, incorpora la capacidad de agrupar los 64k24bits del G-PPAL-BUS en una sola unidad, permitiendo su uso como memoria de 16k24bits o 64k24bits mediante selección por hardware.