Degradación de estructuras MOS (metal-óxido-semiconductor) y sus aplicaciones.

Abstract

Históricamente la mejora de rendimiento de los circuitos microelectrónicos ha ido asociada a un aumento en la cantidad de transistores por unidad de área. Esto ha sido posible debido a una reducción sostenida en el tamaño y costo de cada dispositivo. Sin embargo, el ritmo de miniaturización se ha ralentizado sensiblemente en los últimos años, por limitaciones tanto económicas como tecnológicas, con lo que la industria nano-electrónica se ha visto forzada a buscar alternativas considerando nuevos materiales así como también el cambio de los paradigmas computacionales. En ambos casos, la confiabilidad es un apartado clave en el desarrollo de las tecnologías de integración venideras. Pero así como la introducción de materiales novedosos siembra interrogantes a responder en el ámbito de la fiabilidad, también da lugar a nuevas aplicaciones y al surgimiento de tecnologías disruptivas. En esta tesis, se discuten los principales fenómenos de degradación observados en estructuras MOS (Metal-Óxido-Semiconductor) implementadas con materiales alternativos, así como las oportunidades que estas brindan para la aparición de alternativas superadoras frente a la microelectrónica convencional. Para ello, se plantea en primera instancia el estudio de la degradación y ruptura en estructuras basadas en semiconductores de alta movilidad y óxidos delgados no nativos como reemplazo de la combinación silicio-di ´oxido de silicio (Si/SiO2). En segundo lugar, el fenómeno de ruptura dieléctrica reversible en aislantes de alta constante dieléctrica ha dado lugar a su aplicación como dispositivo de memoria y sinapsis artificial en circuitos neuromórficos, los cuales son un cambio disruptivo respecto a los actuales sistemas de cómputo y tienen múltiples aplicaciones en el paradigma del Internet del Todo (Internet of Everything, IoE), el reconocimiento de patrones y la inteligencia artificial, solo por citar algunos ejemplos. Con respecto al estudio de la confiabilidad a nivel de los dispositivos nanoelectrónicos, se analiza el origen e impacto de los defectos del óxido en la dinámica de degradación de estructuras MOS sobre sustratos de alta movilidad, llamados a ser el reemplazo de la tecnología Si/SiO2. Se abordan los efectos del proceso de fabricación sobre la distribución de defectos y el atrapamiento de carga, reportando las diferencias entre los principales candidatos. A su vez, se estudia la mecánica de generación de defectos en óxidos delgados de alta constante dieléctrica, como origen de la ruptura dieléctrica. Se reporta la influencia de las propiedades intrínsecas de óxidos de alta constante dieléctrica en la estadística de ruptura de dispositivos MOS, así como de la densidad de defectos. Para ello, se han llevado adelante complejos experimentos de irradiación altamente localizada a fin de alterar artificialmente la concentración de defectos. Como resultado, se reporta evidencia experimental que deja entrever la naturaleza correlacionada de la generación de defectos en materiales de alta constante dieléctrica, ayudando a comprender mejor el fenómeno de ruptura. Si bien la ruptura dieléctrica representa un desafío de confiabilidad, el mecanismo físico subyacente es al mismo tiempo responsable de posibilitar el funcionamiento de las memorias de conmutación resistiva, de gran utilidad en aplicaciones de almacenamiento de información y circuitos neuromórficos. En este trabajo de tesis, se discuten los aspectos temporales del evento de conmutación tanto en memorias no volátiles como volátiles, utilizando aislantes de alta constante dieléctrica así como nitruro de boro hexagonal (h-BN), un aislante de dos dimensiones (2D) que representa una alternativa con considerable potencial tecnológico. Se contribuye con una interpretación para la velocidad de la conmutación centrada en el papel de la temperatura y las características intrínsecas y geométricas del medio de conmutación. Justamente la aplicación de memorias de conmutación resistiva en circuitos neuromórficos es el foco de estudio en la segunda parte de esta tesis. Los mismos son de gran interés dada su capacidad para procesar grandes volúmenes de información con baja latencia y bajo consumo de energía, sin mencionar la gran densidad de dispositivos integrables por unidad de área. Sin embargo, las múltiples no-dealidades que dominan el funcionamiento de estos dispositivos suponen un problema para su desarrollo futuro. En este contexto, se presenta la relación entre confiabilidad y rendimiento en redes neuronales implementadas en hardware mediante crossbars de memorias de conmutación resistiva y destinadas al reconocimiento de patrones. Para ello se propone un flujo integral que contempla el modelado eléctrico de la física de conmutación resistiva, el entrenamiento de redes neuronales para la clasificación de imágenes, su representación a nivel circuital y simulación eléctrica contemplando la posible existencia de fallas de enclavamiento distribuidas aleatoriamente. En relación al último punto, se plantean también métodos para mitigar las consecuencias de las mismas. Puntualmente, se reportan resultados considerando perceptrones mono y multi capa, destacándose el impacto de la resistencia parásita de las interconexiones, las características eléctricas de las dispositivos de conmutación resistiva y el impacto de las mencionadas fallas de enclavamiento.

Historically, the improvement of the microelectronic circuit’s performance has been associated with an increase in the number of transistors per area. This has been possible due to the sustained reduction of the device’s size and cost. Nonetheless, the pace of miniaturisation has sensibly slowed down during in the last decades, because of both technological and economic reasons, forcing the nanoelectronics industry to look for alternatives considering novel materials as well as disruptive computational paradigms. In both cases, reliability is a key in the development of the upcoming integration technologies, raising challenges to the introduction of new materials. However, the very same physical mechanisms that threatens the device reliability is responsible for allowing novel applications which are expected to be a breakthrough in computing technologies. In this thesis, the main wear-out and breakdown phenomena observed in MOS (Metal-Oxide-Semiconductor) structures implemented with alternative materials are studied, as well as the opportunities they create against the conventional nano-electronic devices and techniques. To comply with this objective, the first part considers the study of the wear-out and breakdown of structures based on high-mobility substrates and thin, non-native oxides proposed as replacement of the well-known Si-SiO2 combination. Then, the second part talks about the phenomenon of reversible dielectric breakdown in high constant dielectrics (high– dielectrics), which has allowed their applicability as memory devices and artificial synapses in neuromorphic circuits, which supposes a change of paradigm with respect to the current computing systems and has a pletora of applications in the field of Internet of Everything (IoE), pattern recognition, and artificial intelligence, just to mention the most common examples. Regarding the first part, the study of the reliability at the nano-electronic device level is organised around the origin and impact of the oxide defects on the wear-out dynamics of MOS structures fabricated on high-mobility substrates, proposed as replacement for the Si-SiO2 technology. In this context, the effects of the fabrication process on the defect distributions and charge trapping phenomena are discussed, reporting the difference between the main candidates to succeed the Si-SiO2 technology. The generation dynamics of defects in thin high– dielectrics is also studied given their key role in the breakdown phenomenon. The influence of the intrinsic properties of the high– dielectrics, as well as the defect densities, in the breakdown statistics of MOS devices is reported. To do so, complex experiments involving highly localised irradiation with high-energy ions were carried out in order to artificially and precisely tune the defect concentration. As a result, this thesis reports experimental evidence suggesting the correlated nature of the generation of defects in high– insulators, paving the way to a better understanding of t he breakdown phenomenon. Although the dielectric breakdown supposes a reliability challenge, the underlying physical mechanism is at the same time the enabler of the resistive switching memories, of great utility in storage applications and neuromophic circuits. In this work, the temporal aspects of the switching event in volatile and non-volatile memories are discussed, considering both high– and hexagonal boron-nitride (h-BN, a two-dimensional dielectric with outstanding technological potential), respectively. In this regard, this thesis contributes with an interpretation of the switching speed based on the role of the temperature and the intrinsic and geometrical characteristics of the switching medium. The application of resistive switching memories in neuromophic circuits is precisely the core of the study reported in the second part of this thesis. These are of great interest given their capacity to process large volumes of information with low latency and energy consumption, not to mention the high density of integration per unit area. However, the multiple non-idealities (inherent to this devices) pose a threat to their further development of these devices. In this context, the trade-off between reliability and performance in neural networks implemented in hardware with resistive-switching memories and intended for pattern recognition tasks. To do so, this thesis proposes an integral workflow considering the electrical modelling of the resistive switching devices, the training of neural networks for the classification of images, its representation as a circuit and its electrical simulation considering parasitic devices as well as randomly distributed stuck-at-faults. With regard to the last point, methods intended to mitigate the impact of stuck-at-faults are proposed and tested. Among other aspects, the reported result include single and multi-layer perceptrons and the impact of the interconnections resistance, the electrical characteristics of the resistive switching devices and the aforementioned stuck-at-faults.