Desarrollo del front-end de un transceptor RFID pasivo bajo proceso CMOS de 500 nm

Abstract

En la presente publicación se describe el diseño del demodulador, generador de clock, di- visor de clock, el rediseño de los módulos de rectificación y regulación, y las pruebas en laboratorio de éstos y del modulador de carga, que forman parte de un circuito integrado (CI) transceptor RFID (13,56 MHz). La manufactura en el proyecto fue realizada a través de MOSIS® (THE MOSIS SERVICE, 2016) en un proceso de fabricación ESTÁNDAR CMOS de 500 nm, usando tecnología cuyo largo mínimo de canal es de 600 nm.

This paper describes the design of a demodulator, a clock generator, a clock divider, the redesign of the modules of voltage rectification and regulation, and the laboratory tests of these and the load modulation, which form part of an integrated circuit (IC) RFID transceiver (13.56 MHz). In this project, the manufacture was realized by means of MOSIS® (THE MOSIS SERVICE, 2016) in a manufacturing process STANDAR CMOS of 500 nm, using technology whose minimum channel width is 600 nm.