FRH - Investigación y Posgrado - Publicaciones - Artículos

Permanent URI for this collectionhttp://48.217.138.120/handle/20.500.12272/321

Browse

Author: search.filters.author.Urbano Pintos, NicolásEnd date: 2025

Search Results

Now showing 1 - 3 of 3
  • Thumbnail Image
    Item
    Friction and Abrasive Wear Behavior of FDM Printed PLA Structures
    (Slobodan Mitrovic, 2025) Zanín, Maximiliano; Rojas, Pablo; Urbano Pintos, Nicolás; Martynenko, Vitaly; Angiano, Alejo Nahuel
    In rapid prototyping industries - such as aerospace and biomedical engineering - 3D printed polylactic acid (PLA) models used in investment casting require high-quality surface finishes to prevent the transfer of printing defects to the final metal components. Among various post-processing methods, sanding is widely used due to its low cost, ease of control, and ability to reduce surface roughness. This study investigates the abrasive wear and friction behavior of PLA specimens with three infill patterns (linear, triangular, trihexagonal) and three infill densities (50%, 75%, 100%) tested against abrasive papers of four grit sizes (60, 150, 320, 600) under Pin-on-Disc conditions (0.033 m/s, 40 N, 1800 s). The lowest and most stable CoF (~0.55) was recorded with 320-grit paper. Wear rates decreased with increasing infill density for grits 150, 320, and 600, reaching a 50% reduction at 100% density. In contrast, 60-grit tests showed increased wear at higher densities. Surface analysis revealed micro ploughing, and polymeric burr formation. Finer abrasives promoted debris agglomeration on the pin, creating clean "drag bands" on the abrasive disc. These results offer design insights for optimizing 3D printing process parameters to enhance tribological performance in PLA-based components subjected to surface finishing or abrasive contact
  • Thumbnail Image
    Item
    Comparación de Vitis - AI y FINN para implementar redes neuronales convolucionales en FPGA
    (Martín German Gonzalez, 2024) Urbano Pintos, Nicolás; Lacomi, Héctor Alberto; Lavorato, Mario Blas
    Las redes neuronales convolucionales (CNN) son esenciales para la clasificación y detección de imágenes, y su implementación en sistemas embebidos resulta cada vez más atractiva debido a su tamaño compacto y bajo consumo energético. Los FPGA (Field-Programmable Gate Arrays) han surgido como una opción prometedora, gracias a su baja latencia y alta eficiencia energética. Vitis AI y FINN son dos entornos de desarrollo que automatizan la implementación de CNN en FPGA. Vitis AI utiliza una unidad de procesamiento de aprendizaje profundo (DPU) y aceleradores de memoria, mientras que FINN se basa en una arquitectura de transmisión de datos (streaming) y ajusta la paralelización. Ambos entornos implementan técnicas de cuantización de parámetros para reducir el uso de memoria. Este trabajo extiende comparaciones previas al evaluar ambos entornos mediante la implementación de cuatro modelos con diferentes cantidades de capas en la plataforma FPGA Kria KV260 de Xilinx. Se describe en detalle el proceso completo, desde el entrenamiento hasta la evaluaci´on en FPGA, incluyendo la cuantización y la implementación en hardware. Los resultados muestran que FINN proporciona menor latencia, mayor rendimiento y mejor eficiencia energética que Vitis AI. No obstante, Vitis AI destaca por su simplicidad en el entrenamiento de modelos y facilidad de implementación en FPGA. El hallazgo principal del estudio es que, al aumentar la complejidad de los modelos con más capas, las diferencias de rendimiento y eficiencia energética entre FINN y Vitis AI se reducen notablemente.
  • Thumbnail Image
    Item
    B- VGG16: Red Neuronal de Convolución cuantizada binariamente para la clasificación de imágenes
    (Martín German Gonzalez, 2022) Urbano Pintos, Nicolás; Lacomi, Héctor Alberto; Lavorato, Mario Blas
    En este trabajo se entrena y evalúa una red neuronal de convolución cuantizada de forma binaria para la clasificación de imágenes. Las redes neuronales binarizadas reducen la cantidad de memoria, y es posible implementarlas con menor hardware que las redes que utilizan variables de valor real (Floating Point 32 bits). Este tipo de redes se pueden implementar en sistemas embebidos, como FPGA. Se realizó una cuantización consciente del entrenamiento, de modo de poder compensar los errores provocados por la perdida de precisión de los parámetros. El modelo obtuvo una precisión de evaluación de un 88% con el conjunto de evaluación de CIFAR-10.