El uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental

Simple item page
dc.coverage.spatialNacionales_ES
dc.creatorArgañaras, Gabriel
dc.creatorMiretti, Marco
dc.creatorDepetris, Lorenzo Jesús
dc.creatorBusano, Facundo Nicolás
dc.creatorCeré, Esteban
dc.creatorBrezzo, Luciano
dc.date.accessioned2019-06-28T18:35:42Z
dc.date.available2019-06-28T18:35:42Z
dc.date.issued2016-10-28
dc.description.abstractPresentación de los resultados de funcionamiento del procesador elemental uUTN8B16COP-SF descripto en VHDL. El procesador fue diseñado y simulado en el software ISIS PROTEUS 8.1 por alumnos de la asignatura Técnicas Digitales I, en el marco del trabajo final del año lectivo 2015 [1]. La arquitectura de referencia se sintetizó luego en lenguaje VHDL y se simuló en el entorno de desarrollo ISE 9.2 de XILINX. Este informe detalla el módulo principal VHDL del procesador. Se presentan además los programas de test que se utilizaron para probar los diferentes códigos de operación.es_ES
dc.description.affiliationFil: Argañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano UTN Facultad Regional San Francisco, Av. de la Universidad 501, San Francisco, Córdoba - República Argentina.es_ES
dc.formatapplication/pdfes_ES
dc.identifier.citationArgañaras, Gabriel; Miretti, Marco; Depetris, Lorenzo; Busano, Facundo; Ceré, Esteban; Brezzo, Luciano. El UTN8B16COP-SF: descripción y simulación en VHDL de un procesador elemental. VII Congreso Argentino de Microelectrónica Aplicada (uEA 2016). 28 de octubre del 2016.es_ES
dc.identifier.doi978-987-733-068-7
dc.identifier.urihttp://hdl.handle.net/20.500.12272/3751
dc.language.isospaes_ES
dc.publisherneu nueva editorial universitariaes_ES
dc.rightsinfo:eu-repo/semantics/openAccesses_ES
dc.rights.urihttp://creativecommons.org/licenses/by-nc-sa/4.0/*
dc.rights.useAtribución-NoComercial-CompartirIgual 4.0 Internacional*
dc.subjectevolución del CPUes_ES
dc.subjectlenguaje VHDLes_ES
dc.subjectsimulaciónes_ES
dc.subjectprogramas de testes_ES
dc.titleEl uUTN8B16COP-SF: descripción y simulación en VHDL de un procesador elementales_ES
dc.typeinfo:eu-repo/semantics/conferenceObjectes_ES
dc.type.snrdinfo:ar-repo/semantics/documento de conferenciaes_ES
dc.type.versioninfo:eu-repo/semantics/publishedVersiones_ES

Files

Original bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
Procesador uUTN8B16COP-SF en VHDL.pdf
Size:
517.55 KB
Format:
Adobe Portable Document Format
Description:
Artículo principal y único
Download

License bundle

Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
5.73 KB
Format:
Item-specific license agreed upon to submission
Description:
Download

Collections

FRSFCO - Artículos de investigación