FRBB - IET

Permanent URI for this communityhttp://48.217.138.120/handle/20.500.12272/705

Browse

Subject: search.filters.subject.FPGA

Search Results

Now showing 1 - 4 of 4
  • Thumbnail Image
    Item
    Procesamiento de video radar para la generación de protocolo Asterix
    (2024) Valdez, Mariano Ernesto; Gálvez, Nélida Beatriz; Cayssials, Ricardo Luis
    El objetivo de este proyecto es el desarrollo de un sistema para la conversión de señales analógicas de video Radar a digital diseñado sobre un dispositivo FPGA. La comunicación de la información cumple con el protocolo ASTERIX, ampliamente adoptado a nivel mundial principalmente para el control de tráfico aéreo. En este caso se utiliza la categoría CAT 240, siendo éste el estándar para transferencia de video crudo Radar, facilitando la representación de dichas señales en varios terminales de salida. A partir de este desarrollo, será factible implementar este sistema en diferentes Radares analógicos, lo que favorecería a la modernización de equipos, dotándolos de funciones actualizadas y versátiles, permitiendo, así, su adaptación con sistemas modernos, para hacer posible la visualización en cualquier consola digital, con representación de datos Radar.
  • Thumbnail Image
    Item
    Desarrollo de prototipo para ampliación de la memoria RAM de computadoras navales, de 16k palabras de 24 bits a 64k palabras
    (2024) Alvarez, Diego Hernán; Friedrich, Guillermo Rodolfo; Laiuppa, Adrián Héctor; Galasso, Christian Luis
    El proyecto consiste en el desarrollo de la tercera versión de un prototipo que permita el reemplazo de las memorias RAM existentes en las computadoras de los buques del Comando de la Flota de Mar perteneciente a las F.F.A.A., teniendo como ámbito físico de desarrollo el Servicio de Análisis Operativo, Armas y Guerra Electrónica (SIAG). Se analizará toda la investigación y diseño generado para la construcción del segundo modelo, realizando la validación de las diferentes etapas de desarrollo, detección de errores e introducción de modificaciones que resulten vitales para el correcto funcionamiento del bloque, dando lugar a una versión optimizada de la unidad. A modo ilustrativo, en cuanto a especificaciones técnicas, el módulo a reemplazar es una memoria dinámica (DRAM) basada en circuitos del tipo CMOS, caracterizada principalmente por: ● Capacidad de almacenamiento de aproximadamente 16.000 palabras de 24 bits (16k24). ● Diferentes modos de operación: escritura en palabras enteras de 24 bits, en media palabra de 12 bits o como caracteres de 8 bits, mientras que la lectura solo puede realizarse en palabras de 24 bits. ● Ciclos de ejecución de alrededor de 750 ns. ● Control de paridad de cuatro bits por palabra (16k4). ● Capacidad “tri-state”, dado que se pueden conectar hasta cuatro unidades en un bus de datos común (G-PPAL-BUS), dando lugar a un espacio de almacenamiento total de 64k24 bits. Al igual que la versión anterior, el circuito de reemplazo estará compuesto, básicamente, por una matriz de compuertas programables (FPGA) como núcleo principal, un circuito integrado de memoria (SRAM) para el almacenamiento de datos, diversos buffers y transceptores de adaptación de tensiones y sus respectivas fuentes de alimentación. La nueva característica que se agregará es la posibilidad de agrupar los 64k24bits del G-PPAL-BUS en una sola unidad. Por lo tanto, será posible seleccionar, mediante el hardware, si la unidad funciona como memoria de 16k24 bits o 64k24bits. Esto se debe a que en algunos sectores específicos de las computadoras navales se requiere, de manera obligatoria, un módulo de 16k24bits. Se partirá desde un prototipo de hardware existente, el cual tiene la capacidad de memoria para almacenar los nuevos datos. Por lo tanto, se diseñará en primera instancia la descripción de hardware para este prototipo y se obtendrá el código final con la nueva función. Luego de obtener el código depurado, se realizará la versión final de la placa de circuito impreso definitiva. Esto se debe a que algunos componentes de la placa prototipo se encuentran obsoletos y no son recomendados para nuevos diseños. Luego del desarrollo del prototipo funcional del módulo de memoria RAM, este trabajo presenta su rediseño con la corrección de errores detectados en la versión anterior. Esta nueva versión, lista para la producción, incorpora la capacidad de agrupar los 64k24bits del G-PPAL-BUS en una sola unidad, permitiendo su uso como memoria de 16k24bits o 64k24bits mediante selección por hardware.
  • Thumbnail Image
    Item
    Desarrollo de una red de distribución de vídeo RADAR en protocolo ASTERIX CAT240 sobre Ethernet Gigabit
    (2023-09) Allende, Agustin Emanuel; Miguel Aguirre, Juan José; Friedrich, Guillermo Rodolfo; Laiuppa, Adrián Héctor
    En este informe se describe el desarrollo e implementación de una red de distribución de vídeo RADAR en protocolo ASTERIX CAT240 sobre Ethernet Gigabit. Este proyecto se realiza en el marco del proyecto Desarrollo de una consola de operaciones que pueda vincularse mediante una interfase de comunicación bidireccional al Sistema de Comando y Control de unidades de la Armada Argentina llevado adelante por el grupo Soluciones Embebidas Aplicadas de la Escuela de Oficiales de la Armada y del Servicio de Análisis Operativos, Armas y Guerra Electrónica de la Armada Argentina.
  • Thumbnail Image
    Item
    Banco de pruebas para múltiples interfaces de comunicación
    (2018-04-20) Caspe, Franco Santiago; Caspe, Franco Santiago
    Desarrollo de una plataforma para simulación de periféricos con múltiples interfaces de comunicación del sistema de comando y control presente en la mayoría de los buques de la Armada Argentina. El desarrollo contempla el diseño de la placa madre que da soporte a una FPGA Spartan 6 y a una tarjeta Discovery STM32F4, junto con un circuito accesorio de conexiones físicas (llamado “DAUGHTER BOARD”), y de un VHDL y firmware funcional. Con el dispositivo a desarrollar, será posible codificar con HDL un bus con 8 interfaces funcionales y su selector de prioridades, como proyecto ulterior al trabajo final basándose en un diseño preexiste que codifica una única interfaz de comunicación. Debido a las restricciones temporales, el trabajo final que se propone queda conformado por el diseño y realización de la placa de soporte, junto con la implementación de una única interfaz sobre la SPARTAN 6, y el firmware adecuado para su utilización.