Facultad Regional Buenos Aires
Permanent URI for this communityhttp://48.217.138.120/handle/20.500.12272/6
Browse
2 results
Search Results
Item Evaluación de la calidad de TRAM en la detección de fallas de fabricación en circuitos integrados analógicos fabricados en tecnología CMOS de 500nm(2015-04-01) Pazos, Sebastián; Aguirre, Fernando; Mazur, Tomás; Peretti, Gabriela; Romero, EduardoEn este trabajo se presenta la evaluación de la capacidad de la estrategia de test denominada Método de Análisis Transitorio (TRAM, Transient Analysis Method) para la detección de fallas paramétricas en los componentes pasivos de un filtro activo de segundo orden. Se pretende realizar evaluaciones similares a las previamente reportadas pero con modelos de simulación considerablemente más exactos y que responden a una tecnología específica. Con este propósito, se ha diseñado un filtro en una tecnología CMOS de 500nm y se lo ha adoptado como caso de estudio. Los modelos de simulación a nivel transistor han sido empleados en las evaluaciones. Nuestros resultados confirman los problemas de la estrategia para la detección de desviaciones paramétricas pequeñas.Item Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.(2016-04-01) Aguirre, Fernando; Pazos, Sebastián; Romero, Eduardo; Peretti, Gabriela; Verrastro, SebastiánEn este trabajo se evalúa la capacidad de la estrategia de test denominada Metodología de Análisis de Respuesta Transitoria (TRAM1 ) para discriminar entre circuitos dentro y fuera de especificaciones. Con este propósito se adopta una vista a nivel comportamiento, definiendo una falla como un incumplimiento de alguna de las especificaciones. Si bien esta estrategia de test ha sido estudiada por varios autores, este trabajo se enfoca en la utilización de modelos de simulación más precisos que evitan hacer suposiciones de comportamientos ideales. Para las evaluaciones se ha adoptado un filtro de segundo orden en la topología de variables de es- tados, el cual ha sido diseñado totalmente a medida (full custom) en una tecnología comercial CMOS de 500 nm. Se adopta una metodología de evaluación que inyecta desviaciones alea- torias en los parámetros circuitales como un medio para generar una población de circuitos con diferentes proporciones de buenos y malos. Esta población se expone posteriormente al test para evaluar su eficiencia.